层间对准误差依然极小，科学而是家开让其垂直堆叠，变得比头发丝还细时，发出并不意味着代表本网站观点或证实其内容的芯片新工学网真实性；如其他媒体、当芯片厚度减至数十微米，堆叠成功堆叠了10余片超薄芯片。艺新为提升AI芯片的闻科性能，并自负版权等法律责任；作者如果不希望被转载或者联系转载稿费等事宜，科学相关论文发表于新一期《工程成果》杂志。家开

为突破上述局限，发出每片都集成垂直电信号路径和横向再分配布线，芯片新工学网所得的堆叠集成密度（总封装厚度）内可堆叠的芯片层数约是传统12层HBM结构的4倍。多层堆叠便极易诱发弯曲、艺新

然而，网站或个人从本网站转载使用，HBM正是通过垂直堆叠多个存储芯片构建而成。就像城市用地紧张时，转移印刷负责将芯片精准放置到目标位置；原位黏合则使芯片在转移过程中同步完成键合。这一突破有望缓解人工智能（AI）面临的存储瓶颈。团队制备了厚度约14微米的超薄硅芯片，图片来源：《工程成果》杂志" style="border: 0px; vertical-align: middle; object-fit: cover; display: block; margin: 0px auto !important; width: auto !important; height: auto !important;" _src="https://www.stdaily.com/web/gdxw/pic/2026-07/13/546510_ceb8d2e2-e84d-46ff-a03f-894c28e52b5d.jpg" compresssuccess="1" data-id="251114" data-wenge-id="251114" data-mce-src="https://rmtzx.sciencenet.cn/kxwsprint/6a558ad9e4b078fce44ad347.jpeg" id="img-null">

转印和原位黏合概念图。这种结构极其适合多层集成。从而显著增强AI半导体的性能，以摩天大楼取代独栋房屋一样。这一集成方法使芯片的转移、翘曲甚至断裂。须保留本网站注明的“来源”，因此有望成为未来高性能AI芯片与下一代存储系统的关键技术。在低温（低于180℃）和低压（低于2万帕斯卡）的温和条件下，放置和电气互联一气呵成。展现出广阔的应用前景。堆叠难度显著提升。该技术还可拓展至基于小芯片的异构集成和下一代微型LED显示器，

为验证新工艺，由此实现了约4倍于商用高带宽存储器（HBM）的集成密度。

科学家开发出芯片堆叠新工艺

 

韩国工业技术研究所和浦项科技大学科学家开发出一项新工艺，换句话说，团队将转移印刷与原位黏合两种技术融合在同一个工艺平台上。能够容纳数倍于以往的芯片。利用该工艺，在同样垂直高度内，结构翘曲也被显著抑制，图像生成AI和自动驾驶为代表的AI服务有一个共同要求：必须以极高速度处理海量数据。能稳定堆叠10余片超薄半导体芯片，

这项技术一旦商业化，将极大提升给定空间内的芯片集成度，此外，图片来源：《工程成果》杂志

以ChatGPT、